//comportement systeme
end Architecture_name;
=== TYPE / CONSTANT / SIGNAL ===
==== TABLE / TABLEAU ====
''IN FRENCH'' : pour déclarer un tableau en VHDL, il faut d'abord déclarer un nouveau '''type''' en lui donnant un nom, le nombre de cases que composera le tableau et de savoir qu'elle sera la type de donner des différentes cases
''IN ENGLISH'' : to declare a table in VHDL, it must give a new '''type''' with a name, describe the cell number which includes the table and to know the cell type.
<u>Exemple</u>
type NAME_OF_TABLE is array (0 to 9) of std_logic_vector(3 downto 0); -- le tableau comportera 10 cellule de type sdt_logic_vector de 4bits
=== compteur / counter ===