Difference between revisions of "Langage VHDL"
(→7 Segment Display) |
(→7 Segment Display) |
||
| Line 20: | Line 20: | ||
== Description Project == | == Description Project == | ||
| − | === 7 Segment Display === | + | === 7 Segment Display - DONE === |
''In french :'' '''PART 1''' A l'aide d'une FPGA (EMP1270T144C5) et d'une carte électronique créée par l'ETML-ES, réalisation d'un schéma logique concernant l'affichage 7 segments (de 0 à F) sous Quartus et ensuite réaliser le code en VHDL. | ''In french :'' '''PART 1''' A l'aide d'une FPGA (EMP1270T144C5) et d'une carte électronique créée par l'ETML-ES, réalisation d'un schéma logique concernant l'affichage 7 segments (de 0 à F) sous Quartus et ensuite réaliser le code en VHDL. | ||
* 4 entrées correspondant à des switch | * 4 entrées correspondant à des switch | ||
| Line 36: | Line 36: | ||
* [DONE] Simulation with Quartus | * [DONE] Simulation with Quartus | ||
* [DONE] realization VHDL code according the Karnaugh Table | * [DONE] realization VHDL code according the Karnaugh Table | ||
| − | |||
<gallery> | <gallery> | ||
Revision as of 10:38, 28 July 2016
Contents
Description
In french :
En se basant sur des livres sur le VHDL, des supports de cours ou sur le net directement, ce wiki a pour but de montrer des exemples de codes réalisés sur des plaques d'évaluation.
L'onglet discussion peut être fort intéressant concernant des astuces, questions, problèmes rencontrés lors de développement en VHDL. Alors n'hésiter pas à compléter ce wiki et la page discussion et le projet "GITHUB" qui lui sera associé :-)
In English:
Based on the VHDL Books, cours support or links on the net, this wiki has for goal to show some VHDL examples releazied on experimental board.
Development Environment
For Windows
-> Dev environment for Philou :
- Windows Seven SP1
- Quartus II Version 9.1 SP2
Description Project
7 Segment Display - DONE
In french : PART 1 A l'aide d'une FPGA (EMP1270T144C5) et d'une carte électronique créée par l'ETML-ES, réalisation d'un schéma logique concernant l'affichage 7 segments (de 0 à F) sous Quartus et ensuite réaliser le code en VHDL.
- 4 entrées correspondant à des switch
- [FAIT] réalisation d'une table de vérité
- [FAIT] simplification de la table de vérité par karnaugh et trouvé les équations logiques
- [FAIT] réalisation du schéma logique sous Quatrus
- [FAIT] Simulation avec Quartus
- [FAIT] Réalisation d'un code VHDL selon les équations trouvé avec les tables de Karnaugh
In English : With an electronics board created by the ETML-ES School and equiped with a FPGA, realization of logic schemtatics concerning the 7 Segments dispaly (0 to F) under Quartus and to write a VHDL Code.
- 4 inputs : (switches)
- [DONE] Realization of a truth table
- [DONE] simplification of the truth table by Karnaugh table and found the logic equation
- [DONE] Realization of logic schematics (Quartus)
- [DONE] Simulation with Quartus
- [DONE] realization VHDL code according the Karnaugh Table
table de verité
table de Karnaugh pour affichage 7seg
Project Source
- https://github.com/fixme-lausanne/Langage-VHDL---Exemple-Codes
- https://github.com/philouxy/Langage-VHDL---Exemple-code-
VHDL Code
IN FRENCH: pour qu'un code VHDL soit au minium compilable/synthétisable, il faut qu'il ait un bloc d'entité (entity), une architecture et la déclaration de librairie (library).
IN ENGLISH: a VHDL code need 3 parts : 1/ declaration of libraries 2/ declaration of entity 3/ declaration of architecture
library
IN FRENCH: dans notre code VHDL pour que celui-ci puisse être compilé il faut ajouter une référence à une ou des librairies que nous voudrions utiliser.
IN ENGLISH: for that our VHDL code compiles, we need to use the different libraries, below the most library used.
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.numeric_std.all;
entity
IN FRENCH: il faut aussi une entité qui contiendra les ports (entrée / sortie), soit réel, soit lié à un composant interne au composant électronique
IN ENGLISH: then a entity must been implemented, this one includes the ports (input/output) either real or linked a the electronic internal componant
entity NOM_ENTITY is port( -- délcaration ports IN/OUT ); end NOM_ENTITY;
architecture
IN FRENCH : l'architecture est le corps du programme, celui-ci est composé de la déclaration interne des signaux qui ne sont pas utilisés dans l'entité du programme, ensuite utiliser le mot clé begin et écrire le comportement du programmes // affectation // déclaration de process
IN ENGLISH : the architecture is the program body, this one makes up of internal signal's declaration not used in the entity. Then use the key word begin follow-up of program's behavior // allocation // process statment.
Exemple
architecture Architecture_name of Entity_name is // déclaration signaux interne begin //comportement systeme end Architecture_name;
component
Link
lien WEB
- HDL SIMULATOR - English
- STANDART PACKAGE - English
- Creation composant - Français
- Résumé VHDL - Français
- synthaxe VHDL
lien PDF
- -> PDF cours VHDL - Français
- -> PDF cours VHDL - Français
- -> PDF User Manuel de quartus II - Français
- -> PDF User Manuel de Quartus II - Français
lien interne
Participant
- User:Philoux
- you !!??!!
