Changes

Jump to: navigation, search

Talk:Langage VHDL

128 bytes added, 21:41, 9 September 2016
=> avancement projet : en cours
=> Date de modification : 2409/0809/2016
=> problème rencontré :
clk_2Hz_SIM <= clk_2Hz
 
 
3) Apparemment sur Quartus II (web version 9.01) pour les constantes celle-ci sont limitées à 20bits, mais a confirmer ?!?!
952
edits