Merci pour les réponses de Rick et de Micheal sur la mailing liste de Fixme, voici sur Quartus, la déclaration qui fonctionne :
constant VAL_X : std_logic_vector(19 downto 0) := To_stdlogicvector(X"00012EAE34"); attention, comme le langage VHDL est typé, la constante qui sera comparée par exemple à une variable (celle-ci devra être de la même taille) sinon ceci provoquera des erreurs.