Changes

Talk:Langage VHDL

7 bytes removed, 22:07, 24 August 2016
2) Réalisation d'un compteur avec gestion d'un nouveau signal d'horloge, mais lors de la simulation, j'ai des glitches qui sont là de manière périodique et j'ai écrit de différente manières le compteur toujours le meme résultats
[[File:Glitch_Compteur.jpg Glitch]]
code 1:
952
edits