Changes

Jump to: navigation, search

Langage VHDL

285 bytes added, 18:47, 5 April 2017
/* Effect Mirror on the 7 Segments */
=== Effect Mirror on the 7 Segments ===
''In french :'' A l'aide d'une FPGA (EMP1270T144C5) et d'une carte électronique créée par l'ETML-ES, réalisation d'un programme en VHDL qui permet d'afficher sur deux affichages 7 Segments les valeurs de A é D. Deux switches vont permettre des sélectionner 4 modes : NORMAL - HORIZONTAL - VERTICAL - PAS D AFFICHAGE.
* [FAIT] Réalisation d'un composant - gestion d'affichage * [FAIT]Réalisation d'un composant - gestion compteur d'etat * [FAIT]* [FAIT]     gestion d'un compteur/diviseur pour horloge
''In English :''With an electronics board created by the ETML-ES School and equiped with a FPGA(EMP1270T144C5), realization program in VHDL which allows to display on 7SEG screen the values of A to D, the first degment displays normaly the value, and on the second display allows to see the letter inverted either horizontal or vertical. Two switches will allow to select 4 different mode : NORMAL - HORIZONTAL - VERTCIAL - NO DISPLAY.
* [DONE]Realization component - displays managment * [DONE] Realization component - stats counter managment * [DONE] counter/divisor managment for clock
== Project Source ==
952
edits