Home
Random
Watchlist
Settings
Log in
About Fixme.ch
Disclaimers
Open main menu
Changes
Talk:Langage VHDL
2 bytes added
,
21:12, 27 July 2016
1) la table de vérité est juste, mais erreur dans la transcription schématique et dans les équations.
1a) correction :
Fa : A /B CD + A /(BCD) + /(AB) C /D + AB /C D
← Older edit
Newer edit →
Philoux
952
edits